我要投搞

标签云

收藏小站

爱尚经典语录、名言、句子、散文、日志、唯美图片

当前位置:大丰收高手论坛 > 动态缓冲区 >

监视视频性能指标的影响因素与优化方法分析

归档日期:05-22       文本归类:动态缓冲区      文章编辑:爱尚语录

  随着自动化技术和软硬件技术的不断发展,传统工业对于自动化技术的要求显着提高,极大地促进了视频监视技术的发展;同时由于“911”事件的影响,世界对于安全的注重超过以往任何时候,安全防护成了各项活动的重中之重。在工业中,仪器设备的正常运行对工厂的安全正常运行有着决定性的意义,所以很有必要对这些仪器、设备进行监视。在安防中,由于涉及到巨大的人身及财产伤害,对于监视的实时性以及准确性的要求不言而喻。基于此,视频监视技术取得了长足的发展。而在视频监视技术的发展过程中,监视视频的质量成为视频监视系统中最重要的部分。因此对监视视频质量的优化策略研究直接影响整个视频监视系统的性能。

  监视视频的质量主要体现在实时性、流畅性和清晰度等性能指标上。在一般视频监视系统中,实时性主要由监视终端视频处理性能决定。实时性要求客户端软件以最快的速率进行网络视频数据解码。由于远程监视系统中,监视终端存在接收缓冲区,缓存网络数据流,因此实时性要求数据在缓冲区中几乎不进行缓存。而对于视频流畅性,主要由监视终端解码、显示速率与网络视频流接收速率的相对关系决定,当解码、显示速率比视频流接收速率高时,解码、显示会阻塞等待视频接收,由于此等待过程并非平均分布在每一帧,因此会造成播放视频流畅性问题。清晰度主要和视频数据的丢包率有关,在网络状况理想的情况下,丢包率主要与监视终端数据处理效率有关,当终端数据处理速率较低时,由于视频数据累积,会造成接收缓冲区溢出,从而导致丢包率升高,引起清晰度问题。在实际应用中,网络拥塞对丢包率影响很大,决定了视频的清晰度。

  由上述分析可知,要想保证视频实时性能,必须提高视频终端的处理性能。而同时由于实时性和流畅性存在矛盾:实时性要求监视终端以最快速率进行数据处理;流畅性要求视频流进行缓冲,同时控制监视终端解码、显示速率。为了达到好的监视效果,必须找到均衡控制策略,一方面让视频进行缓冲,保证视频解码、显示不阻塞,另一方面保证数据快速解码,不产生累积时延。同时必须对网络拥塞进行抑制,以保证视频清晰度。

  流媒体编程中处理的数据量非常大,减少数据拷贝可以提高客户端对流媒体数据的处理速度、降低时延以及减轻处理器的负载;也可以减少客户端因为数据拷贝,来不及处理后续数据包而带来的丢包现象。从而节约系统资源,提高流媒体的播放质量。零拷贝缓冲区策略通过合理的缓冲区设计,能减少90%的数据拷贝工作,大大提高系统性能。

  零拷贝缓冲区策略合并接收缓冲区和解码器输入缓冲区,使得缓冲区间的数据拷贝操作变成指针操作。

  零拷贝缓冲区原理图如图1所示,Read-ptr:视频解码指针,指向待解码的数据;Write_ptr:接收数据指针,指向网络数据的存放地址;valid_data_ptr:有效缓冲区首地址,网络数据存放的首地址。备用缓冲区不存放从网络接收的视频流,当如图2所示,有效数据分为2块时,并且解码数据分别存在于缓冲区中的2个部分,则传递给解码器Read-ptr并不能满足要求,因此需要使用到备用缓冲区,具体策略是将Read-ptr后的数据拷贝到Buffer_ptr里,使得解码数据变成一块连续缓冲区。由于在视频监视系统中,一帧数据的数据量比接收缓冲区小得多,因此发生这种拷贝的几率很少,而且每次拷贝的数据量也很少,能大大优化系统性能,提高监视终端解码、显示的效率。

  当通信网络中有太多的分组需要传输时,会使整个网络的性能降低,传输质量下降,产生网络拥塞现象。当发生网络拥塞时,如果不能及时地对网络拥塞进行抑制,视频延时会上升、网络丢包率急剧增长,同时也会带来一定的流畅性问题,给视频质量造成很大的影响。对于拥塞的解决办法无非只有2种:增加网络资源和降低负荷。前者由整个互连网络决定,没有办法进行控制,后者由每个用户决定。当出现网络拥塞时,适当地减少服务器端视频采集的速率,这样既减少了传输的数据,降低了网络负载,同时又降低了客户端数据的需求,减少了视频质量下降的几率。

  在RTP协议中,使用RTCP(实时传送控制协议)来进行流量控制和拥塞控制。在RTP会话期间,各参与者周期性地传送RTCP包。RTCP包中有5种不同类型的RTCP控制分组,其中有2种:SR(Sender Report)发送者报告,用于当前发送者的发送情况和接收情况的统计;RR(Receiver Report)接受者报告,用于当前接受者的接受情况的统计。

  RTCP包中含有已发送的数据包的数量、丢失的数据包的数量等统计资料,可以利用这些信息动态地改变传输速率,甚至改变有效载荷类型。

  在客户端可以周期性统计接收数据包的总个数以及丢失数据包的个数,然后按照RTCP的数据包格式填充数据包,发送至服务器端,然后服务器端通过相应的流量控制算法,利用客户端传输过来的具体参数,则可以动态的调节数据包的采集以及发送速率。

  在一般视频监视系统,监视终端进行视频解码时,为了确保每帧数据的完整性,需要判断接收缓冲区中数据是否达到一定要求LiMIt_ A,但是由于监视图像在背景固定和背景剧烈运动时,每帧数据量相差非常大,剧烈运动时的数量量往往是静止时的几倍,因此对于Limit_A的选择比较困难。当Limit_A选择较小时,在剧烈运动的情况下,解码数据可能不是完整一帧,造成视频质量问题;当Limit_A选择较大时,在几乎静止的情况下,可能会造成视频的停顿以及长时间的视频延时。因此Limit_A必须是动态变化的,同时缓冲区中的数据由于静止和运动时的数据量不同,数据量也必须进行严格的控制,防止在静止情况下出现大规模延时。

  在监视系统中,接收缓冲区就像一个漏斗,从网络接收数据写入缓冲区就像往漏斗里注水,从缓冲区取出数据进行解码播放,就像从漏斗出水一样。在一个漏斗中,当入水和出水相同时,不仅能使水流顺畅,同时漏斗里的储水量也几乎恒定,如图3所示。当然在监视的系统中,由于存在时间差(往缓冲区里存储的帧与从缓冲区中取出的帧在时间上存在着差异),“出水速率”和“入水速率”(帧的大小)往往不相同;当视频从运动变为静止时,“出水速率”会比“入水速率”大,当视频从静止变为运动时,“出水速率”会比“入水速率”小。因此不能简单地套用此模型。

  由于视频显示速度不是以比特(bit)为单位而是以“f/s”为单位,所以当“水”的单位变为“f”,相应的“出水速率”和“入水速率”也变成“f/s”,则整个系统模型变为:当输入帧率和输出帧率相同时,就可以保证缓冲区中具有恒定的帧数stay_M,如图4所示。同时只要确保Limit_A的值正确,那么每帧数据都可以是完整的,视频也会是流畅、完整的。

  输入速率就是从网络接收视频帧的速率,理想地来讲,也即是监视服务器采集、发送视频的速率;而输出速率应是从缓冲区取出数据进行解码的速率,由于视频质量最后呈现给用户的部分是显示部分,因此将输出速率改为显示速率更为妥当,同时为了保证视频帧的完整性,解码速率也要进行适当的控制。

  此策略的实施办法就是控制服务器端视频采集、编码的速率和客户端视频显示的速率,使它们速度相同,同时在Limit_A的选取上,根据视频连续性的关系,由实际消耗数据决定下一帧Limit_A的值,同时平滑解码速率,使得每帧的解码过程能够平均分布。

  本文的测试环境为:监视服务器运行Davinci开发平台,具有ARmDsP双核结构,ARM子系统进行常规处理,DSP子系统进行快速数字信号处理。ARM子系统最高主频为297 MHz,DSP子系统最高主频为594 MHz,最高速度为每秒4 752百万条指令;监视终端运行于PC机,处理器为奔腾42.8 GHz,内存1 GB,显存256 MB,内置100 Mb/s网卡,160 GB硬盘,操作系统为Windows XP。监视服务器与监视终端通过校园网络相连。测试内容主要是针对客户端发出连接请求后5 s,10 s,30 s,60 s,90 s,120 s,150 s,200 s,250 s,300 s时的系统状态:主要包括时延、丢包率以及产生停顿现象帧的百分比率。测试过程为单用户情况下,对优化前后视频质量进行比较。如图5所示为优化前、后的时延变化图。从图中可以观察出,优化前时延随着监视时间的增加而增长,这是由于监视终端缓冲区之间拷贝操作过多,造成客户端解码显示、速度相对较低,因而引起监视终端累积延时。而优化后的时延基本稳定,大概在1.5 s左右,没有累积时延。这是由于缓冲区策略的控制,监视终端视频解码、显示速度有了大幅提高,同时在编解码速率协调策略的控制下,视频编解码速度相对比较平均,有效的抑制了累积时延,保证了系统实时性。因此优化控制策略对于时延的控制十分有效。

  如图6所示为优化前、后的丢包率变化图。从图中可以观察出,优化前,系统丢包率在开始监视的时比较稳定,但随着监视时间的增长,丢包率迅速增加。由于累积时延存在,缓冲区必定会溢出,因此导致丢包率迅速增加。而在优化后的系统中,由于不存在累积时延,因此系统缓冲区利用率比较小,不会造成由于缓冲区溢出而产生的丢包现象,因此确保了系统的监视视频质量。在优化后的系统中,丢包率依然存在较大波动,这是因为在网络拥塞的情况下,不可避免会产生较大丢包率,但是由于拥塞控制的作用,丢包率会受到抑制,缓慢恢复到正常水平。

  图7为停顿帧百分比的变化图。从图中可以看出,优化后的停顿帧百分比比优化前有了较大的提升,优化后的停顿帧百分比大概稳定在1.5%左右。随着视频实时性的提高,视频缓冲的时间也大大减小,缓冲区数据量也大大减小,因此造成监视终端解码、线程间歇性等待网络数据流,从而造成停顿百分比增高,视频出现停顿现象。由于优化后视频停顿百分比基本稳定且居于可以接受的范围,这也进一步表明编解码速率协调策略进行了有效的控制。

  视频监视系统中,对系统软件硬件设计实现完成后,很重要的工作就是对监视视频质量的优化,只有监视视频的质量达到要求,系统才能满足实际应用的需求。因此本文基于这个问题,首先分析了监视视频性能指标的影响因素,然后提出2种优化策略,实验结果表明,这两种策略有效地提高了监视视频的质量,保证了监视视频的实时性,流畅性和高清晰度。

  Intel 64x86_64IA-32x86处理器基本执行环境 (1) - 32位执行环境概述...

  英特尔第二代TigerLake处理器曝光 基础频率1.5GHz加速频率1.8GHz

  在前不久的Intel投资者会议上,Intel公布了未来处理器的路线图,现在的第一代处理器是Ice L....

  第九代酷睿是Intel近年来最为丰富的处理器产品家族,尤其是桌面上经过多次扩军现在已有34款之多,再....

  在月初的投资者会议上,Intel公布了未来三年的处理器及半导体工艺路线nm工艺还会继续扩充产....

  去年10月26日,AMD正式发布了代号为“Raven Ridge”的Ryzen锐龙移动处理器,也是A....

  4288A处理器和扫描仪接口测试仪(PN 04288-65001)操作说明...

  AMD将在台北电脑展正式宣布7nm锐龙3000处理器 有望获得BCAward大奖

  2019年的台北电脑展CoputeX 2019即将在5月28日到6月1日举行,这是全球PC硬件行业最....

  今年5月1日是AMD公司成立50周年纪念日,50年来AMD公司给大家贡献了大量物美价廉的处理器、显卡....

  这是一个应用说明,它解释了PSOC 1编程程序的实际实现——AN44 168。 此应用程序注释与源代码相关,该源代码可以移植到任...

  尽管要面对自身技术和友商竞品的挑战,但英特尔还是在努力按照自己的计划推出新的酷睿处理器。最新的第九代....

  在英特尔历代酷睿家族中,拥有15W TDP的U系列低功耗版处理器堪称“中流砥柱”,它们代表着性能和功....

  您好! 我可以使用CY8C55处理器模块吗? 模块上有一个称为VBAT的引脚,有2个GND引脚。 如果可能的话,我可以连接多少...

  据悉骁龙730通过直观的照片拍摄、卓越的游戏体验和优化的性能,将业界领先的终端侧AI技术带入移动体验....

  台积电回应称不会停止对华为的供货计划 麒麟985处理器的代工不会受到影响

  最近今天因为美国制裁导致华为公司面临危机,美国公司在半导体及软件方面的优势使得全世界的公司都很难完全....

  下半年,AMD的处理器看点颇多,其中发挥7nm Zen2架构全部实力的当然还是第二代霄龙(EPYC)....

  Ryzen53400G和Ryzen33200G曝光 并非是7nm制程工艺

  AMD即将发布的Ryzen 5 3400G和Ryzen 3 3200G二款锐龙3000系APU的最终....

  我无法编译PIC32 MZ2048 EFH100的独立项目(不和谐,请参阅附加屏幕截图),因为“TrISGBITS。TrISG15=1”...

  选购处理器时是核心重要还是线W TDP的H系列酷睿处理器一直都是游戏本的御用“心脏”,现在和我们接触最为频繁的,就....

  对于频域技术的实际应用,除了对信号进行采样(离散时间)外,还需要对频域进行采样。即使被分析的信号不是....

  如果您正在使用微型光纤处理器并编译软件代码并且整个图像适合FPGA RAM ...则成为ROM。 这是否意味着您每次要进行软件...

  随着AI的广泛应用,深度学习已成为当前AI研究和运用的主流方式。面对海量数据的并行运算,AI对于算力....

  都是“锐龙”这一辈,但APU的待遇显然不够好,以致于在桌面产品上,至今甚至与12nm Zen+架构还....

  Freescale i.MX6 + Qualcomm Atheros AR9582并不罕见,但AR9....

  近期在对朋友进行远程技术指导时,发现一种常见的现象:使用MFGTool通过USB接口为i.MX6下载....

  Arm全新Arm Mali-D77显示处理器IP 为未来虚拟实境增加真实性

  Arm宣布推出全新Mali-D77显示处理器IP,减少系统频宽与功耗,为未来虚拟实境带来更沉浸式的体....

  怎么样才是一台好电脑?即使是天天进行测试的的编辑,都要不断地面对和解决这个问题。性能,稳定性,兼容性....

  随着三星因为存储芯片跌价导致营收大降34%之后,Intel今年Q1季度终于夺回了全球半导体一哥的宝座....

  联发科在某次活动上鼓吹自家的Helio P90影像能力出众,让超越单发成为可能。

  小编每天都能收到很多网友的来信,咨询笔记本电脑应该如何选。其中,有一类问题很有代表性,就是需不需要跳....

  嗨,在Keeloq系统中,我打算使用多个发射机。对于我的解码器,我可以使用HCS500,最多有7个发射机。如果我想使用更多,我可以...

  自2017年首次推出后,基于AMD Zen架构的Ryzen锐龙处理器在市场上的表现越发抢眼,14nm....

  随着功能越来越强大的处理器、图像传感器、存储器和其他半导体器件以及相关算法的出现,可以在多种嵌入式系统中实现计算机视觉功...

  作者:Rob Irwin 产品经理 Altium 每当人们开展一项新的电子设计项目时,可能都不得不面对一个长期困扰着他们的问题:即在...

  对于嵌入式软件而言,代码尺寸是越小越好。压缩代码以适应受到成本或空间限制的存储子系统已经成为嵌入式系统开发的一项重要事务...

  2019年4月25日,Intel在武汉正式发布了基于14nm制程工艺的Coffee lake H R....

  其他配置方面,MotoOne Vision出乎意料的搭载了三星Exynos9609处理器,内置350....

  Intel九代酷睿H系列高性能移动处理器的诞生,让游戏本迎来了新的春天,所有品牌都“倾巢出动”,各种....

  5月27日上午10点(周一),AMD将在台北国际会展中心201会议室举行开幕式主题演讲,AMD CE....

  如果这些有效的爆料都是真实的话,苹果就让许多用户的手机给予终结。特别在2014年开售iPhone 6....

  英特尔预计10纳米产品将在6月开始出货 并预期2021年7纳米制程可望进入量产阶段

  就在台积电及三星电子陆续宣布支援极紫外光(EUV)技术的7纳米技术进入量产阶段后,半导体龙头英特尔也....

  5月份的投资者报告中,人们发现AMD悄悄取消了第三代锐龙Threadripper(线程撕裂者)产品路....

  AMD宣布,月底COMPUTEX上公司CEO苏姿丰博士的主旨演讲将于官网对外进行视频直播。

  5月27日的台北电脑展上,AMD公司CEO苏姿丰将首次以开幕式主题演讲嘉宾的形式举行发布会,官网对外....

  近日,华尔街的分析师们齐聚位于圣克拉拉的英特尔总部,参加该公司的2019年投资者大会。英特尔首席执行....

  联发科的真正目的:Helio P60/P70处理器出货量突破5000万

  接下来是Helio P70,它采用了台积电12nm工艺制程,由Cortex A73×4+Cortex....

  不久前,紫光集团旗下紫光展锐发布了新款入门级手机处理器“虎贲T310”,是全球首款基于ARM Dyn....

  华硕发布B450M-A主板BIOS更新 添加对AMD下一代AM4接口处理器的支持

  华硕日前面向B450M-A主板发布了version 1201 BIOS更新,纳入AGESA 0.0.....

  AMD目前唯一一次公开展示三代锐龙处理器是在今年的CES大展上,当时秀出一颗8核Zen2架构CPU,....

  AMD50周年发展史解读 从50000美元发展到现今市值300亿美元左右到底经历了什么

  1955年,晶体管发明。随后在晶体管的使用,集成电路的商业化,让更多人知道了半导体,知道了毫不起眼的....

  本月底的台北电脑展上,AMD CEO苏姿丰将会正式发布基于7nm工艺、Zen2架构的锐龙3000系列....

  在Intel的CPU产品线中,经常会有一些不带集显的特殊型号,例如i5-2550K、E3-1230等....

  高云半导体将加入Arm DesignStart FPGA计划,通过在FPGA中使用经过验证的Arm ....

  专门针对序列到序列的自然语言生成任务,微软亚洲研究院提出了新的预训练方法:屏蔽序列到序列预训练(MA....

  为减少Intel的PC处理器短缺的影响,联想正在加大对AMD处理器的采购量,TrendForce给出....

  Intel披露至强产品线更新周期将缩短到未来的4-5个季度 并表示CooperLake及IceLake都已经出样

  除了在消费级领域快速推进10nm、7nm工艺,Ice Lake处理器,Xe GPU显卡和计算卡,In....

  基于Zen2架构的AMDES工程片曝光 拥有多达16个物理核心加速频率4.2GHz

  爆料人APISAK发现了基于Zen 2架构的AMD ES工程片出现在了基准测试库中,虽然跑分情况暂未....

  AMD无疑即将推出最新的第三代Ryzen系列处理器,此前有消息称第三代Ryzen将在2019年台北电....

  Power Panel C50可在单个HMI设备中提供强大的控制器与现代投射电容式触摸屏相结合的优势....

  Intel正式宣布第二代10nm工艺的处理器TigerLake 使用全新的CPU内核及GPU内核

  在今天的投资者会议上,Intel向外界展示了未来三年的雄心壮志,在制程工艺上Intel还会继续坚持三....

  信息描述TMS470MF04207/03107 器件隶属于德州仪器 (TI) 的 TMS470M 汽车级 16/32 位精简指令集计算机 (RISC) 微控制器系列。 TMS470M 微控制器利用高效率的 Cortex™–M3 16/32 位 RISC 中央处理单元 (CPU) 提供了高性能,由此实现了很高的指令吞吐量并保持了更加出色的代码效率。 TMS470M 器件运用了大端字节序格式,在该格式中,一个字的最高有效字节被存储于编号最小的字节中,而最低有效字节则存储在编号最大的字节中。 高端嵌入式控制应用要求其控制器提供更多的性能并保持低成本。 TMS470M 微控制器架构提供了针对这些性能和成本需求的解决方案,并保持了低功耗。 TMS470MF04207/03107 器件的组成如下: 16/32 位 RISC CPU 内核 TMS470MF04207 高达 448K 字节的程序闪存(具有 SECDED ECC) TTMS470MF03107 高达 320K 字节的程序闪存(具有SECDED ECC) 具有 SECDED ECC 的 64K 字节闪存 (用于获得额外的程序空间或进行 EEPROM 仿线K 字节的静态 RAM (SRAM) (具有 SECDED ECC) 实时中断定时器 (RTI) 矢量中断模块 (VIM) 硬件...

  信息描述TMS470MF06607 器件是德州仪器 TMS470M 系列汽车级 16/32 位精简指令集计算机 (RISC) 微控制器产品的成员。 TMS470M 微控制器利用高效率的 ARM Cortex™–M3 16/32 位 RISC 中央处理单元 (CPU) 实现了高性能,由此在保持了更高代码效率的同时实现了很高的指令吞吐量。 高端嵌入式控制应用要求其控制器提供更多的性能并保持低成本。 TMS470M 微控制器架构提供了针对这些性能和成本需求的解决方案,并保持了低功耗。 TMS470MF06607 器件的组成如下:16/32 位 RISC CPU 内核 带有 SECDED ECC 的 640k 字节的总闪存 512K 字节程序闪存用于额外的程序空间或 EEPROM 仿线K 字节的闪存 带有 SECDED ECC 的 64K 字节静态 RAM (SRAM) 实时中断定时器 (RTI) 矢量中断模块 (VIM) 硬件内置自测试 (BIST) 校验器,用于SRAM (MBIST) 和 CPU (LBIST) 64 位循环冗余校验器 (CRC) 带预置分频器的基于调频 0 引脚锁相环 (FMzPLL) 的时钟模块 两个多缓冲串行外设接口 (MibSPI) 两个具有本地互连网络接口 (LIN) 的 UART (SCI) 两个 CAN 控...

  信息描述F2802x Piccolo 系列微控制器为 C28x 内核供电,此内核与低引脚数量器件中的高集成控制外设相耦合。 该系列的代码与以往基于 C28x 的代码相兼容,并且提供了很高的模拟集成度。 一个内部电压稳压器允许单一电源轨运行。 对 HRPWM 模块实施了改进,以提供双边缘控制 (调频)。 增设了具有内部 10 位基准的模拟比较器,并可直接对其进行路由以控制 PWM 输出。 ADC 可在 0V 至 3.3V 固定全标度范围内进行转换操作,并支持公制比例 VREFHI / VREFLO 基准。 ADC 接口专门针对低开销/低延迟进行了优化。特性亮点高效 32 位中央处理单元 (CPU) (TMS320C28x) 60MHz,50MHz,和 40MHz 器件 3.3V 单电源 集成型加电和欠压复位 两个内部零引脚振荡器 多达 22 个复用通用输入输出 (GPIO) 引脚 三个 32 位 CPU 定时器 片载闪存、SRAM、一次性可编程 (OTP) 内存 代码安全模块 串行端口外设 (SCI/SPI/I2C) 增强型控制外设 增强型脉宽调制器 (ePWM)高分辨率 PWM (HRPWM)增强型捕捉 (eCAP)模数转换器 (ADC)片上温度传感器比较器38 引脚和 48 引脚封装高效 32 位 CPU (TMS320C28x) 6...

  信息描述F2803x Piccolo 系列微控制器为 C28x 内核和控制律加速器 (CLA) 供电,此内核和 CLA 与低引脚数量器件中的高集成控制外设向耦合。 该系列的代码与以往基于 C28x 的代码相兼容,并且提供了很高的模拟集成度。 一个内部电压稳压器允许单一电源轨运行。 对 HRPWM 模块实施了改进,以提供双边缘控制 (调频)。 增设了具有内部 10 位基准的模拟比较器,并可直接对其进行路由以控制 PWM 输出。 ADC 可在 0V 至 3.3V 固定全标度范围内进行转换操作,并支持公制比例 VREFHI / VREFLO 基准。 ADC 接口专门针对低开销/低延迟进行了优化。特性亮点高效 32 位中央处理单元 (CPU) (TMS320C28x) 60MHz 器件 3.3V 单电源 集成型加电和欠压复位 两个内部零引脚振荡器 多达 45 个复用通用输入输出 (GPIO) 引脚 三个 32 位 CPU 定时器 片载闪存,SRAM,OTP 内存 代码安全模块 串行端口外设 (SCI/SPI/I2C/LIN/eCAN) 增强型控制外设 增强型脉宽调制器 (ePWM) 高分辨率 PWM (HRPWM) 增强型捕捉 (eCAP) 个高分辨率输入捕获 (HRCAP) 增强型正交编码器脉冲 (eQEP) 模数转换器 (ADC...

  信息描述 TI 的 TDA3x 片上系统 (SoC) 是经过高度优化的可扩展系列器件,其设计满足领先的高级驾驶员辅助系统 (ADAS) 要求。 TDA3x SoC 处理器集成了性能、低功耗、小尺寸和 ADAS 视觉分析处理功能的最优组合,支持广泛的 ADAS 应用,旨在推进更加自主流畅的驾驶体验。TDA3x SoC 支持业内最广泛的 ADAS 应用,包括前置摄像头、后置摄像头、环视系统、雷达和单一架构整合系统,将复杂的嵌入式视觉技术应用于现代化汽车。TDA3x SoC 整合了非单一型可扩展架构,其中包括 TI 定点和浮点 TMS320C66x 数字信号处理器 (DSP)、具有嵌入式视觉引擎 (EVE) 的视觉 AccelerationPac 和双路 ARM Cortex-M4 处理器。 该器件可采用不同的封装选项(包括叠加封装)实现小外形尺寸设计,从而实现低功耗配置。 TDA3x SoC 还集成有诸多外设,包括 LVDS 环视系统的多摄像头接口(并行和串行)、显示屏、控制器局域网 (CAN) 和千兆位以太网视频桥接 (AVB)。TDA3x 视觉 AccelerationPac 中的 EVE 承担了处理器的视觉分析功能,同时还降低了功耗。 视觉 AccelerationPac 针对视觉处理进行了优化,可通过 32 位...

  信息VHCT138A是采用硅栅极CMOS技术制造的先进的高速CMOS 3:8解码器。 它实现了与等效双极型肖特基TTL相似的高速运行,同时保持了CMOS低功耗。 当设备启动后,3个二进制位的选择输入(A、A和A)决定哪一个输出(O#-O#)将转为低电平。 当使能输入E保持低电平或者E#或E#保持高电平时,解码功能被禁用且所有输出转为高电平。 提供E、E#和E#输入以简化串联连接和作为存储器系统的一个地址解码器。 保护电路确保不管电源电压如何,0V至7V可施加到输入引脚,输出引脚V= 0V。 这些电路可防止器件由于电源和输入/输出电压不匹配而受损。 此器件可用于连接5V至3V系统和两个电源系统(例如备用电池)。 高速: V = 5V时,t = 7.6 ns(典型值) 低功耗: T = 25°C时,I = 2 µA(最大值) 所有输入和输出上都提供掉电保护 引脚和功能与74HCT138兼容...

  信息VHC138是采用硅栅极CMOS技术制造的先进的高速CMOS 3输入“或非”门。 它实现了与等效双极型肖特基TTL相似的高速运行,同时保持了CMOS低功耗。 当设备启动后,3个二进制位的选择输入(A、A和A)决定哪一个输出(O#-O#)将转为低电平。 当使能输入E保持低电平或者E#或E#保持高电平时,解码功能被禁用且所有输出转为高电平。 提供E、E#和E#输入以简化串联连接和作为存储器系统的一个地址解码器。 输入保护电路确保0V至7V可应用于输入引脚,无需考虑电源电压。 此器件可用于连接5V至3V系统和两个电源系统(例如备用电池)。 此电路可防止器件因电源和输入电压不匹配而受损。 高速: T = 25°C时,t = 5.7 ns(典型值) 低功耗: T = 25°C时,I = 2 µA(最大值) 高抗噪能力: V = V = 28% V(最小值) 所有输入上都提供掉电保护 引脚和功能与74HC138兼容...

  信息VHC139是采用硅栅极CMOS技术制造的先进的高速CMOS双通道 2:4解码器/解多路复用器。 它实现了与等效双极型肖特基TTL相似的高速运行,同时保持了CMOS低功耗。 有源低电平使能输入能用于门控或用作解多路复用器的数据输入。 当使能输入保持为高电平时,所有四个输出均固定为高电平,与其他输入无关。 输入保护电路确保0V至7V可应用于输入引脚,无需考虑电源电压。 此器件可用于连接5V至3V系统和两个电源系统(例如备用电池)。 此电路可防止器件因电源和输入电压不匹配而受损。 高速: T = 25°C时,t = 5.0 ns(典型值) 低功耗: T = 25°C时,I = 2 µA(最大值) 高抗噪能力: V = V = 28% V(最小值) 所有输入上都提供掉电保护 引脚和功能与74HC139兼容...

  信息LVX138是一款高速1:8解码器/解复用器。 此器件特别适合高速双极存储器芯片选择地址解码。 只需使用三个LVX138器件,通过多路输入使能就能并行扩展至1:24解码器,或使用四个LVX138器件和一个反相器并行扩展至1:32解码器。 输入电平从5V转换为3V 非常适合低功率/低噪声3.3V应用 保证同步开关噪声电平和动态阈值性能

  信息BelaSigna®300是一款超低功耗,高保真单声道音频处理器,适用于便携式通信设备,可在不影响尺寸或电池寿命的情况下提供卓越的音频清晰度。 BelaSigna 300为易受噪声和回声影响的设备提供了卓越音频性能的基础。其独特的专利双核架构使多种高级算法能够同时运行,同时保持超低功耗。微型超低功耗单芯片解决方案对电池寿命或外形尺寸几乎没有影响,是便携式设备的理想选择。具有领域专业知识和一流算法,安森美半导体和我们的解决方案合作伙伴网络可以帮助您快速开发和推出产品。 BelaSigna 300芯片提供全套开发工具,实践培训和全面技术支持。 针对音频处理优化的负载均衡双核DSP架构 超低功耗:通常为1-10 mA 微型外形尺寸:3.63 x 2.68 mm PCB面积,外部元件很少 输入级: - 88 dB系统动态范围可扩展至110 dB - A / D采样率从8.0到60 kHz - 4个独立通道 输出阶段: - 高保真D类输出直接驱动扬声器 - 25 mA最大声功率输出 灵活的输入输出控制器(IOC),用于卸载DSP上的数字信号移动

  支持具有极低群延迟的高级自适应音频处理算法 128位AES高级加密以保护制造商和用户数据 与其他系统和HMI的无缝连接按钮,电位器和L...

  BELASIGNA 250 16位音频处理器,全立体声2声道,2声道输出

  信息BelaSigna®250是一款完整的可编程音频处理系统,专为超低功耗嵌入式和便携式数字音频系统而设计。这款高性能芯片以BelaSigna 200的架构和设计为基础,可提供卓越的音质和无与伦比的灵活性。 BelaSigna 250集成了完整的音频信号链,来自立体声16位A / D转换器或数字接口,可接受信号通过完全灵活的数字处理架构,可以直接连接到扬声器的立体声模拟线路电平或直接数字电源输出。 独特的并行处理架构 集成转换器和电源输出 超低功耗:20 MHz时5.0 mA; 1.8 V电源电压 支持IP保护 智能电源管理,包括需要 88 dB系统动态范围且系统噪声极低的低电流待机模式 灵活的时钟架构,支持高达33 MHz的速度 全系列可配置接口,包括:IS,PCM,UART,SPI,IC,GPIO...

  BELASIGNA 300 AM 带AfterMaster HD的音频处理器

  信息BelaSigna®300AM是一款基于DSP的音频处理器,能够在包含主机处理器和/或外部I 基于S的单声道或立体声A / D转换器和D / A转换器。 AfterMaster HD是一种实时处理音频信号的算法,可显着提高响度,清晰度,深度和饱满度。 br

  BelaSigna 300 AM专门设计用于需要解决方案以克服小型或向下扬声器(包括平板电视或耳机)限制的应用。 通常4执行AfterMaster HD时为-8 mA 尺寸为3.63 mm x2.68 mm x 0.92 mm(包括焊球)提供 包括一个快速的I 基于C的界面,用于下载和AfterMaster HD算法的一般配置,一个高度可配置的PCM接口,用于将数据流入和器件,高速UART,SPI端口和5个GPIO。 这些器件无铅,无卤素/ BFR,符合RoHS标准...

  信息LCX138是一款高速1:8解码器/解复用器。 此器件特别适合高速存储器芯片选择地址解码。 只需使用三个LCX138器件,通过多路输入使能就能并行扩展至1:24解码器,或使用四个LCX138器件和一个反相器并行扩展至1:32解码器。 74LCX138采用先进的CMOS技术制造,以在实现高速运行的同时保持CMOS低功耗。 5V容许输入电压 提供2.3V到3.6V V规格 6.0 ns t最大值(V = 3.3V),10 µA I最大值 掉电高阻抗输入和输出 ±24 mA输出驱动(V = 3.0V) 实施专利噪声/电磁干扰(EMI)消减电路 闩锁性能超过500 mA 静电放电(ESD)性能: 人体模型

  2000V 机械模型

  信息优势和特点 单芯片结构 双缓冲锁存器支持兼容8位微处理器 快速建立时间:500 ns(最大值,至±1/2 LSB) 片内集成高稳定性嵌入式齐纳基准电压源 整个温度范围内保证单调性 整个温度范围内保证线 LSB(最大值,AD567K) 保证工作电压:±12 V或±15 V 欲了解更多信息,请参考数据手册产品详情AD567是一款完整的高速12位单芯片数模转换器,内置一个高稳定性嵌入式齐纳基准电压源和一个双缓冲输入锁存器。该转换器采用12个精密、高速、双极性电流导引开关和一个经激光调整的薄膜电阻网络,可提供快速建立时间和高精度特性。微处理器兼容性通过片内双缓冲锁存器实现。输入锁存器能够与4位、8位、12位或16位总线直接接口。因此,第一级锁存器的12位数据可以传输至第二级锁存器,避免产生杂散模拟输出值。锁存器可以响应100 ns的短选通脉冲,因而可以与现有最快的微处理器配合使用。AD567拥有如此全面的功能与高性能,是采用先进的开关设计、高速双极性制造工艺和成熟的激光晶圆调整技术(LWT)的结果。该器件在晶圆阶段进行调整,25°C时最大线 LSB(K级),整个工作温度范围内的线 LSB。芯片的表面下(嵌入式...

  信息AC/ACT139是一款高速双通道1:4解码器/解复用器。 该器件包含两个独立解码器,每个解码器接受两个输入,提供四个有互斥低电平有效输出。 每个解码器包含一个低电平有效使能输入,可用作4输出解复用器的数据输入。 每半个AC/ACT139可用作函数生成器,提供两个变量的全部四个小项。 I降低了50% 多功能能力 两个完全独立的1:4解码器 低电平有互斥输出 24 mA输出源电流/灌电流 ACT139具有TTL兼容输入...

  信息AC/ACT138是一款高速1:8解码器/解复用器。 此器件特别适合高速双极存储器芯片选择地址解码。 只需使用三个AC/ACT138器件,通过多路输入使能就能并行扩展至1:24解码器,或使用四个AC/ACT138器件和一个反相器并行扩展至1:32解码器。 I降低了50% 解复用能力 多路输入使能,实现轻松扩展 低电平有互斥输出 24 mA输出源电流/灌电流 ACT138具有TTL兼容输入

  信息AC/ACT138是一款高速1:8解码器/解复用器。 此器件特别适合高速双极存储器芯片选择地址解码。 只需使用三个AC/ACT138器件,通过多路输入使能就能并行扩展至1:24解码器,或使用四个AC/ACT138器件和一个反相器并行扩展至1:32解码器。 I降低了50% 解复用能力 多路输入使能,实现轻松扩展 低电平有互斥输出 24 mA输出源电流/灌电流 ACT138具有TTL兼容输入

  信息AC/ACT139是一款高速双通道1:4解码器/解复用器。 该器件包含两个独立解码器,每个解码器接受两个输入,提供四个有互斥低电平有效输出。 每个解码器包含一个低电平有效使能输入,可用作4输出解复用器的数据输入。 每半个AC/ACT139可用作函数生成器,提供两个变量的全部四个小项。 I降低了50% 多功能能力 两个完全独立的1:4解码器 低电平有互斥输出 24 mA输出源电流/灌电流 ACT139具有TTL兼容输入...

  信息优势和特点 完整的8位DAC 电压输出:0 V至2.56 V 内部精密带隙基准电压源 单电源供电:5 V (±10%) 完全微处理器接口 快速建立时间:1 xxs内电压达到±1/2 LSB精度 低功耗:75 mW 无需用户调整 在工作温度范围内保证单调性 规定了 T min至T max的所有误差 小型16引脚DIP或20引脚PLCC封装 低成本产品详情AD557 DACPORT®是一款完整的电压输出8位数模转换器,它将输出放大器、完全微处理器接口以及精密基准电压源集成在单芯片上。无需外部元件或调整,就能以全精度将8位数据总线与模拟系统进行接口。AD557 DACPORT的低成本和多功能特性是单芯片双极性技术持续发展的结果。完整微处理器接口与控制逻辑利用集成注入逻辑(I2L)实现,集成注入逻辑是一种极高密度的低功耗逻辑结构,与线性双极性制造工艺兼容。内部精密基准电压源是一种取得专利的低压带隙电路,采用+5 V单电源时可实现全精度性能。薄膜硅铬电阻提供在整个工作温度范围内保证单调性工作所需的稳定性,对这些薄膜电阻进行激光晶圆调整则可实现出厂绝对校准,误差在±2.5 LSB以内,因此不需要用户进行增益或失调电压调整。新电路设计可以使电压在800 ns内达到±...

  AD558 电压输出8位数模转换器,集成输出放大器、完全微处理器接口和精密基准电压源

  信息优势和特点 完整8位DAC 电压输出:两种校准范围 内部精密带隙基准电压源 单电源供电:+5 V至+15 V 完全微处理器接口 快速建立时间:1 ±s内电压达到±1/2 LSB精度 低功耗:75 mW 无需用户调整 在工作温度范围内保证单调性 规定了 Tmin至Tmax的所有误差 16引脚DIP和20引脚PLCC小型封装 激光晶圆调整单芯片供混合使用产品详情AD558 DACPORT®是一款完整的电压输出8位数模转换器,它将输出放大器、完全微处理器接口以及精密基准电压源集成在单芯片上。无需外部元件或调整,就能以全精度将8位数据总线与模拟系统进行接口。这款DACPORT器件的性能和多功能特性体现了近期开发的多项单芯片双极性技术成果。完整微处理器接口与控制逻辑利用集成注入逻辑(I2 L)实现,集成注入逻辑是一种极高密度的低功耗逻辑结构,与线性双极性制造工艺兼容。内部精密基准电压源是一种取得专利的低压带隙电路,采用+5 V至+15 V单电源时可实现全精度性能。薄膜硅铬电阻提供在整个工作温度范围内保证单调性工作所需的稳定性(所有等级器件),对这些薄膜电阻运用最新激光晶圆调整技术则可实现出厂绝对校准,误差在±1 LSB以内,因此不需要用户进行增...

本文链接:http://quangdungfc.net/dongtaihuanchongqu/175.html